SEL微信保護(hù)裝置0387L03C04X55X1工作原理

P2020的外設(shè)豐富，帶有4個(gè)高達(dá)3.125 GHz 的SerDes、兩個(gè)PCI Express接口、兩個(gè)SerialRapidIO 接口、兩個(gè)SGMII接口、兩個(gè)高速USB控制器。作為主保護(hù)最核心的部分，此款處理器提供了一個(gè)強(qiáng)大的硬件平臺(tái)，特別適用于通信高度集成與大規(guī)模數(shù)據(jù)處理，為智能微網(wǎng)保護(hù)提供充足的資源保障，并且為今后的擴(kuò)展預(yù)留有較大的提升空間。

1.3 數(shù)據(jù)總線設(shè)計(jì)

智能微網(wǎng)保護(hù)處理的GOOSE與SV數(shù)據(jù)總量是巨大的，但不同小系統(tǒng)處理的數(shù)據(jù)量是不同的，需要根據(jù)需求來(lái)配置不同數(shù)量的插件。各個(gè)插件采集的數(shù)據(jù)都通過(guò)相同的接口由數(shù)據(jù)總線上送主處理器處，這就要求該數(shù)據(jù)總線具有高速、共享、可配置的特性。無(wú)論應(yīng)用于數(shù)字化變電站或是傳統(tǒng)變電站，數(shù)據(jù)總線上的智能插件都要求配置靈活，并具有可擴(kuò)展性。

數(shù)據(jù)總線由FPGA加上MLVDS的方式構(gòu)成：FPGA采用Xilinx公司Spartan-6系列的XC6SLX25T芯片，它集成了24051個(gè)邏輯單元， 936Kbits的RAM塊，以及38個(gè) DSP48A1單元，內(nèi)置1路PCI-E硬核；MLVDS芯片采用TI公司的SN65MLVD080芯片，可提供8路半雙工的250Mbit的物理通道[3]。

每個(gè)插件都配有FPGA和MLVDS芯片，FPGA進(jìn)行數(shù)據(jù)編碼與解碼的工作，SN65MLVD080在總線板上組成的總線方式的物理通道，將主處理器與GOOSE、SV插件的數(shù)據(jù)相互傳輸。這樣的硬件平臺(tái)設(shè)計(jì)使得保護(hù)的適應(yīng)性增強(qiáng)，具有很高的冗余度。

1.4 軟硬件可靠性設(shè)計(jì)

可靠性在軟硬件2個(gè)方面都有考慮，確保裝置的正確運(yùn)行。軟件方面主要是對(duì)關(guān)鍵電路與核心器件進(jìn)行監(jiān)測(cè)，包括：開(kāi)入、開(kāi)出返讀，電源狀態(tài)監(jiān)視，A/D基準(zhǔn)判斷，內(nèi)存（RAM）與定制區(qū)（EEPROM）的正反碼CRC校驗(yàn)等。發(fā)現(xiàn)任何問(wèn)題，都會(huì)立即閉鎖出口繼電器，發(fā)出告警信號(hào)，并生成事件記錄上送。

硬件方面從器件的選擇和回路的雙重化配置來(lái)保障可靠性：所有設(shè)計(jì)都采用工業(yè)級(jí)器件，并充分考慮降額應(yīng)用，降低其發(fā)熱和功耗，控制元器件的失效率，延長(zhǎng)其有效生命周期。采用雙電源、雙采樣等冗余設(shè)計(jì)，防止關(guān)鍵電路上的失效影響了整體運(yùn)行，雙CPU互為閉鎖出口回路減少了單一元器件失效而造成的誤動(dòng)。